

Sistemi di memoria

CORSO DI ARCHITETTURA DEGLI ELABORATORI E LABORATORIO

GABRIELLA VERGA

Introduzione

Escludendo i registri, il sistema di memoria di un calcolatore consiste di: unità di memoria cache, memoria principale (RAM), memoria secondaria (dischi, periferiche di I/O).

Le caratteristiche dei dispositivi di memoria sono: velocità (tempo di accesso, latenza, e larghezza di banda), capacità, costo.

La capacità della memoria è limitata dallo schema di indirizzamento, ovvero dal numero di bit degli indirizzi e quindi dalla larghezza del bus degli indirizzi. Per esempio:

- indirizzo da 16 bit $\rightarrow$ fino a $2^{16} = 65536 = 64 \text{ K}$ parole di memoria
- indirizzo da 32 bit $\rightarrow$ fino a $2^{32} = 4294967296 = 4 \text{ G}$

Concetti fondamentali

La velocità è misurata dal reciproco del **tempo di accesso alla memoria**, ovvero il tempo necessario fra l'inizio dell'operazione e il rispettivo completamento.

Il **tempo di ciclo di memoria** è il tempo minimo fra l'inizio di due operazioni di memoria consecutive.

Solitamente, il tempo di ciclo di memoria è un po' maggiore del tempo di accesso alla memoria. Se è costante il tempo di accesso a qualsiasi parola di memoria, la memoria è detta ad accesso casuale o **RAM** (Random Access Memory).

La **memoria cache** è una memoria veloce, relativamente piccola, interposta fra processore e memoria principale, per ridurre il tempo di accesso medio.

I dati si spostano frequentemente fra memoria principale e cache. Si trasferiscono **blocchi contigui di dati** che contengono decine, centinaia o migliaia di parole. Parametro critico: possibilità di leggere e scrivere blocchi di dati ad alta velocità.

Memoria RAM

Memoria RAM

Il tempo di accesso alle memorie RAM varia da 100 ns a 1 ns.

La tecnologia di memoria capace di conservare il contenuto *fintantoché* è alimentata si chiama memoria statica. La caratteristica di perdere il contenuto quando l'alimentazione viene meno è detta volatile.

La memoria RAM **statica** è veloce, consuma poca energia, ma ha un costo elevato perché richiede tanti transistor (6 per cella).


La memoria RAM **dinamica** non è in grado di mantenere lo stato a tempo indefinito anche quando è alimentata. La carica elettrica contenuta nella cella si dissipa entro qualche decina di millisecondi. Bisogna rinnovare la carica (rinfrescare il contenuto) per non perderlo.

Memoria statica (SRAM)

I transistor T1 e T2 funzionano come interruttori e si possono aprire e chiudere pilotandoli dalla linea di parola. Se la linea di parola è **0** (massa) i due transistor T1 e T2 sono in interdizione (aperti), e la coppia di negatori è isolata e mantiene lo stato.

Per **leggere**: si attiva la linea di parola (mettendo 1), si chiudono i transistor, e si fornisce il bit memorizzato in b (se $X=1$, b si porterà a 1) e il complemento in b'.

Per **scrivere**: si inserisce il dato in b (e il suo complemento in b') e si attiva la linea di parola, questo forza X al valore inserito su b, che viene mantenuto quando la linea di parola va a 0.




Memoria dinamica (DRAM)

Il bit contenuto in memoria è espresso tramite la carica elettrica depositata nel condensatore, ma la carica si dissipa entro qualche decina di ms. Bisogna rinnovare la carica nel condensatore (rinfrescare) periodicamente prima che il valore si degradi per poter mantenere lo stato.

Per la **lettura** (e il rinfresco), il transistor T viene messo in conduzione e la linea di bit rileva la carica del condensatore e quindi lo stato. Se è sopra soglia, il circuito pilota la linea di bit alzandola al valore di tensione massimo, altrimenti la abbassa a massa.

Tutte le celle della stessa linea di parola vengono lette o rinfrescate simultaneamente.



Il refresh

Il refresh è un'operazione obbligatoria per scongiurare la perdita di informazione in una RAM dinamica.

Va eseguita periodicamente con periodo nell'ordine dei millisecondi.

L'operazione consiste nel leggere ogni locazione di memoria e riscriverla.

Durante questa fase la CPU non può avere accesso alla memoria.

Il refresh viene controllato da un apposito circuito che introduce dei wait states per la CPU.

Vantaggi e svantaggi

Caratteristica

Velocità

Refresh

Costo per bit

Capacità

Uso tipico

Memoria statica (SRAM)

Molto alta

Non necessario

Elevato

Limitata

Cache

Memoria dinamica (DRAM)

Più bassa

Necessario

Ridotto

Elevata

Memoria principale

Altre tipologie di memorie

In una **ROM (memoria a sola lettura)** la cella di memoria contiene un “ponticello” (P) che viene inserito o rimosso durante il processo di fabbricazione.

La **PROM** è una ROM programmabile “once-time”; il ponticello è un “fusibile” che può essere interrotto inviando una tensione superiore ad una certa soglia.

EPROM (Erasable PROM) è una ROM cancellabile (e quindi riprogrammabile) tramite l'esposizione del chip alla luce ultravioletta.

EEPROM (Electrically Erasable PROM) è una ROM cancellabile (e quindi riprogrammabile) tramite l'applicazione di opportuni impulsi elettrici.

Flash è un tipologia di EEPROM con caratteristiche di prestazioni elevate.

Confronto

Tipo di memoria	Programmabilità	Cancellazione	Tecnologia della cella	Modalità di cancellazione	Riprogrammabile	Velocità	Uso tipico
ROM	In fabbrica	No	Ponticello fisico (presente/assente)	Nessuna	✗	Molto alta in lettura	Firmware fisso, microcodice
PROM	Una sola volta (utente)	No	Fusibile elettrico	Interruzione del fusibile con alta tensione	✗	Alta	Piccole produzioni, prototipi
EPROM	Utente	Totale	Floating gate	Luce ultravioletta (chip rimosso)	✓	Lettura veloce, scrittura lenta	Sviluppo e test firmware
EEPROM	Utente	Selettiva (byte/word)	Floating gate	Impulsi elettrici	✓	Scrittura lenta	Parametri di configurazione
Flash	Utente	A blocchi	Floating gate	Impulsi elettrici	✓	Scrittura e lettura veloci	BIOS, SSD, microcontrollori

Memoria cache

Memoria cache

La memoria cache ha lo scopo di mostrare al processore un sistema di memoria più veloce di quanto non sia la sola memoria centrale. L'efficacia dipende dalla **proprietà di località** che il programma esibisce.

1. Località **temporale**: se si **preleva** un'istruzione nel ciclo di clock i , allora con elevata probabilità si preleva la stessa istruzione nel ciclo di clock $i+p$, con $p > 0$ piccolo (è una conseguenza dalla presenza di cicli).
2. Località **spaziale**: se si **usa** il dato all'indirizzo i , allora con probabilità elevata si usa pure il dato all'indirizzo $i+q$, con $q \neq 0$ piccolo (è una conseguenza della presenza di dati aggregati in strutture, es. vettori).

Località

I due principi di località temporale e spaziale, sebbene indipendenti, sono spesso verificati simultaneamente.

- Esempio: *durante la scansione di un vettore*. Le stesse istruzioni (località temporale) eseguono su locazioni adiacenti in memoria (località spaziale). Quindi, entrambe le proprietà di località sono verificate.

Riformulando i due principi insieme:


1. con probabilità elevata entro breve tempo e per più volte la stessa parola di memoria o parole a breve distanza da essa saranno usate.
2. piccoli gruppi di parole di memoria sono usate più volte entro breve tempo.

Uso della cache

L'unità di controllo della cache lavora in base al principio di località spaziale e temporale: quando il processore usa una parola di memoria il blocco che la contiene è scritto in copia nella cache, dove il processore lo troverà se lo dovesse usare nuovamente.

Nella cache il blocco occupa una posizione (o regione) detta **posizione di cache**, o linea di cache, o blocco di cache. Quando il processore usa una qualsiasi delle parole del blocco la trova già in cache.

Lo spazio in cache è limitato. Quando le posizioni di cache sono tutte occupate e il processore richiede una parola non in cache bisogna trovare una posizione da liberare. La procedura di scelta è detta algoritmo di sostituzione (LRU, FIFO).



Cache hit

Il processore manda al sistema di memoria comandi di lettura o scrittura generando indirizzi validi per lo spazio di indirizzamento e il controllore di cache esamina se la parola indirizzata si trova in cache. Se l'operazione di lettura o scrittura **si può eseguire su cache, si dice che si è verificato un hit (successo) di lettura o scrittura in cache**, quindi cache «read hit» o cache «write hit».

- Se l'operazione è di lettura, e la cache contiene il dato, la memoria centrale non è coinvolta.
- Se l'operazione è di scrittura, e la cache contiene il dato: **i)** si può procedere con una scrittura immediata (**write through**) in memoria centrale; **ii)** con una scrittura differita (**write back** o copy back) che aggiorna subito solo un bit di modifica, mentre la memoria centrale sarà aggiornata quando si dovrà liberare la posizione (blocco) della cache.

La scrittura immediata è più semplice, ma obbliga a scrivere la memoria anche quando non necessario, ovvero quando la cache viene aggiornata più volte. I processori usano spesso il modo write back.

Cache miss

Se l'operazione è di lettura e la parola indirizzata **non si trova in cache si verifica un evento di miss di lettura di cache.**

- Il processore deve attendere che il blocco che contiene la parola venga caricato dalla memoria centrale e inserito in una posizione della cache. Dopo che il blocco è stato caricato in cache la parola viene letta dal processore, questo è detto modo di lettura differita (**read back**).
- La parola potrebbe essere mandata al processore non appena caricata in cache, senza attendere il completamento della lettura del blocco, questo modo è detto lettura immediata (**load through**).

Se l'operazione è di scrittura e la parola non si trova in cache si ha una miss di scrittura di cache, ovvero **cache write miss** (o semplicemente miss).

Se si adotta la scrittura immediata (**write through**), la parola viene scritta subito in memoria centrale, oppure con la scrittura differita (**write back**) il blocco viene caricato in cache e quindi subito dopo viene aggiornato.

Algoritmo di sostituzione

LRU: Least Recently Used


Ogni blocco k della cache possiede un contatore C_k che rappresenta da quanto tempo il blocco non è stato riferito.

Quando si accede al blocco k (**cache hit**), tutti i contatori degli altri blocchi che sono inferiori a C_k sono incrementati di 1:

$$\forall j \neq k : C_j < C_k, C_j \leftarrow C_j + 1$$

Quando accade un **cache miss** e non ci sono più blocchi liberi, si sceglie il blocco k con C_k massimo, se contiene un valore differente da quello in memoria centrale (**dirty**) lo si trasferisce in memoria (write-back) e si ospita il nuovo blocco in arrivo dalla memoria nel blocco k ; C_k viene inizializzato a 0.

Gerarchia della memoria



Sistema di memoria

CORSO DI ARCHITETTURA DEGLI ELABORATORI E LABORATORIO

GABRIELLA VERGA